戀夜直播app官方正版下载_戀夜直播高品质美女在线视频互动社区_戀夜直播官方版

 一、引言  
       
      隨著光電子技術(shù)的飛速發(fā)展，激光雕刻技術(shù)應(yīng)用范圍越來(lái)越廣泛，雕刻精度要求越來(lái)越高。體現(xiàn)激光材料加工的發(fā)展水平有三個(gè)方面的因素：第一是激光器技術(shù)，即應(yīng)用于激光材料加工的激光器件技術(shù)；第二是激光設(shè)備加工的機(jī)械、控制系統(tǒng)等，即激光加工設(shè)備；第三是激光加工工藝水平。因?yàn)榧す馄骷夹g(shù)已經(jīng)是很成熟的技術(shù)，所以能否對(duì)激光設(shè)備進(jìn)行有效的控制以及激光的加工工藝水平成為激光雕刻技術(shù)應(yīng)用的瓶頸。
       
       
      目前，國(guó)內(nèi)專門(mén)生產(chǎn)激光雕刻設(shè)備的廠家很多，他們競(jìng)爭(zhēng)已由激光器技術(shù)轉(zhuǎn)向?qū)す庠O(shè)備和加工工藝的有效控制，能否有效解決如下問(wèn)題：三維圖形多軸聯(lián)動(dòng)、高速激光掃描和快速推進(jìn)引起的振動(dòng)、掃描幅面大小和掃描精度、激光的同步掃描和往復(fù)掃描錯(cuò)位、復(fù)雜算法和規(guī)則圖形插補(bǔ)問(wèn)題等，已經(jīng)成為競(jìng)爭(zhēng)的關(guān)鍵。
       
      二、基于DSP和FPGA的設(shè)計(jì)  
       
      針對(duì)上述各種問(wèn)題，結(jié)合多年運(yùn)動(dòng)控制的經(jīng)驗(yàn)，我們?cè)O(shè)計(jì)了基于資源豐富的FPGA和功能強(qiáng)大的DSP的運(yùn)動(dòng)控制卡——MPC03，在激光雕刻調(diào)試中，成功的解決了上述各種問(wèn)題。
       
      1、MPC03卡簡(jiǎn)介  
      ⑴ DSP從主機(jī)接收運(yùn)動(dòng)指令或運(yùn)動(dòng)指令塊，并把從主機(jī)讀取的大量圖形數(shù)據(jù)實(shí)時(shí)的寫(xiě)入FPGA的RAM區(qū)，并向主機(jī)發(fā)送運(yùn)行狀態(tài)：位置、I/O狀態(tài)等；  
      ⑵ FPGA芯片根據(jù)接收的指令，完成多軸電機(jī)的運(yùn)動(dòng)控制（二維圖形為兩軸，三維圖形為三軸）：位置、速度、插補(bǔ)、PID調(diào)節(jié)等；  
      ⑶ 在運(yùn)動(dòng)過(guò)程中，F(xiàn)PGA同步讀取RAM區(qū)的圖形數(shù)據(jù)，根據(jù)不同的‘0’或‘1’狀態(tài)，實(shí)時(shí)地
      決定是否開(kāi)關(guān)光，而且并行處理與運(yùn)動(dòng)有關(guān)的外部I/O信號(hào)和通用I/O信號(hào)。  
      ⑷ MPC03卡性能指標(biāo)如下：  
      最高脈沖輸出頻率FH：15MHz  
      脈沖輸出頻率范圍F：0.002～15,000,000 Hz  
      最小分辨率Mmin ：0.002  
      脈沖頻率設(shè)置步長(zhǎng)R ：1～8191  
      定位脈沖數(shù)范圍R0 ：0～4,294,967,295  
      自動(dòng)降速點(diǎn)設(shè)置范圍R6 ：0～4,294,967,295  
      增減計(jì)數(shù)器設(shè)置范圍R10：0～4,294,967,295  
      2．MPC03卡設(shè)計(jì)和功能實(shí)現(xiàn)  
      ⑴ 硬件電路設(shè)計(jì)  
       
      在MPC03卡中主要有DSP、FPGA兩個(gè)功能芯片，在DSP周圍擴(kuò)展了多個(gè)FLASH和SRAM來(lái)存儲(chǔ)程序和數(shù)據(jù)，每?jī)蓚€(gè)FLASH和SRAM可以共用一個(gè)片選信號(hào)CS，組成高低雙字32位數(shù)據(jù)總線進(jìn)行讀寫(xiě)，可以提高DSP與MEMORY的通信速度，同時(shí)為FPGA配置了一個(gè)EPROM來(lái)存儲(chǔ)下載的程序。連接DSP局部總線和PCI接口的芯片是PCI總線控制器（PCI橋），它包含了一個(gè)128KBit的雙口共享存儲(chǔ)器，來(lái)實(shí)現(xiàn)DSP局部總線和PCI系統(tǒng)總線的數(shù)據(jù)交換，另外為其配置了一個(gè)EEPROM來(lái)存儲(chǔ)數(shù)據(jù)，同時(shí)本卡順應(yīng)了即插即用接口設(shè)計(jì)趨勢(shì)，擴(kuò)展了USB接口。本文提到的DSP和FPGA都是低能耗、低電壓操作，I/O信號(hào)電壓是3.3V，而內(nèi)核電壓是1.8V，所以配置了能同時(shí)輸出3.3V和1.8V兩種電壓的電壓調(diào)整器。請(qǐng)參照MPC03卡邏輯結(jié)構(gòu)圖。
      
      FPGA資源充足，性價(jià)比高，能現(xiàn)場(chǎng)重復(fù)多次編程，可以針對(duì)不同的小批量客戶的具體要求，靈活地修改設(shè)計(jì)。DSP具有高速浮點(diǎn)運(yùn)算的能力，對(duì)S-曲線運(yùn)動(dòng)過(guò)程中的數(shù)據(jù)和一些插補(bǔ)算法，進(jìn)行運(yùn)算處理，擺脫對(duì)PC機(jī)的依賴，并把處理的數(shù)據(jù)實(shí)時(shí)地與FPGA通信。PCI接口使用比較普遍，總線資源豐富，通訊速度塊、尋址空間范圍大。USB接口可實(shí)現(xiàn)脫機(jī)工作，不必為每塊卡配置一臺(tái)PC機(jī)，工業(yè)現(xiàn)場(chǎng)使用方便，成本低，符合時(shí)代發(fā)展趨勢(shì)。
       
      ⑵ 解決問(wèn)題的方案  
        
      由于本方案確定得當(dāng)，在每一片F(xiàn)PGA芯片上可以實(shí)現(xiàn)四軸功能完全相同但彼此相互獨(dú)立的操作，能夠?qū)崿F(xiàn)多軸聯(lián)動(dòng)，對(duì)于平面圖形和三維圖形處理，可以采用兩軸和三軸聯(lián)動(dòng)即可。
       
        
      在高速往返運(yùn)動(dòng)和快速行推進(jìn)過(guò)程中，如果不加技術(shù)處理，如梯形圖所示，在加速度很大的高速運(yùn)動(dòng)過(guò)程中，就會(huì)出現(xiàn)振動(dòng)、沖擊，圖形就會(huì)出現(xiàn)不規(guī)則的錯(cuò)位，嚴(yán)重時(shí)就會(huì)出現(xiàn)類似波紋狀的變形。如果將加速度減小，則增速時(shí)間（t2－t1）就很大，由于加工區(qū)在高速段（FH勻速段），這樣就造成有效加工幅面減小。為了解決這個(gè)問(wèn)題，在變速運(yùn)動(dòng)中采用S曲線，可以使運(yùn)動(dòng)在很短的時(shí)間里，由低速向高速或由高速向低速平緩地過(guò)渡。經(jīng)過(guò)現(xiàn)場(chǎng)反復(fù)的實(shí)驗(yàn)，在同一設(shè)備上，可以大大的提高工作效率和圖形的加工質(zhì)量。
      
        
      為了存儲(chǔ)大量的掃描數(shù)據(jù)和達(dá)到同步掃描的目的，我們巧妙地利用了FPGA內(nèi)置的2MBit塊RAM資源來(lái)存儲(chǔ)每行的圖象數(shù)據(jù)。在本設(shè)計(jì)中，我們開(kāi)辟了9根地址線尋址的32Bit數(shù)據(jù)總線接口的RAM區(qū)，即16KBit。如果每個(gè)掃描象素為0.1mm，按最高的掃描精度，則理論上掃描幅面可以達(dá)到1.6m。掃描從低位地址向高位地址，從每行的低位向高位依次進(jìn)行。每個(gè)掃描脈沖，步進(jìn)電機(jī)驅(qū)動(dòng)激光頭前進(jìn)一步，同時(shí)從RAM區(qū)中讀取一個(gè)圖形數(shù)據(jù)，并根據(jù)讀取數(shù)據(jù)的‘1’或‘0’的狀態(tài)決定是否開(kāi)關(guān)光。因?yàn)镈SP每次向FPGA的RAM區(qū)寫(xiě)入一行圖形數(shù)據(jù)512×32Bit，所以在對(duì)這些16KBit數(shù)據(jù)處理期間，DSP不需再向FPGA寫(xiě)數(shù)據(jù)。不僅大大提高了激光設(shè)備的工作效率，而且也保證了掃描的同步性，對(duì)于往復(fù)掃描出現(xiàn)的整體錯(cuò)位，在軟件上進(jìn)行反向補(bǔ)償也提供了可行性。
      
      3、系統(tǒng)的抗干擾措施 
        
      干擾是工業(yè)現(xiàn)場(chǎng)和實(shí)際應(yīng)用中不可避免的現(xiàn)象，系統(tǒng)的抗干擾性能是系統(tǒng)可靠性的重要標(biāo)志。印刷電路板是器件、信號(hào)線、電源線的高度集合體，它設(shè)計(jì)的好壞對(duì)抗干擾能力影響很大。在本設(shè)計(jì)中主要采用了以下抗干擾措施：
      
      ⑴ 數(shù)、模電路分開(kāi)：在內(nèi)部電路和外部機(jī)械輸入信號(hào)中間采用普通光耦或高速光耦進(jìn)行隔離，將它們的電源和地線分開(kāi)。  #p#分頁(yè)標(biāo)題#e#
      ⑵
      配置數(shù)字濾波器：對(duì)于FPGA芯片的幾個(gè)信號(hào)，復(fù)位、報(bào)警、回零等，能引起系統(tǒng)復(fù)位或停止，為了增加系統(tǒng)可靠性，要加數(shù)字濾波器，在此可以用軟件實(shí)現(xiàn)，用VHDL語(yǔ)言使這幾個(gè)信號(hào)經(jīng)過(guò)幾級(jí)D觸發(fā)器（級(jí)數(shù)視情況而定），再對(duì)各級(jí)信號(hào)進(jìn)行邏輯與或邏輯或。
      
      三、結(jié)束語(yǔ) 
        
      隨著光電子技術(shù)和大規(guī)模集成電路的不斷發(fā)展，激光雕刻必將獲得更為廣泛的應(yīng)用，進(jìn)而推動(dòng)DSP和FPGA在相關(guān)領(lǐng)域的應(yīng)用和發(fā)展。在可以預(yù)見(jiàn)的將來(lái)，DSP技術(shù)和FPGA必將在航天、通信、激光雕刻等諸多領(lǐng)域中獲得更為廣泛的應(yīng)用，進(jìn)而推動(dòng)著這些技術(shù)的進(jìn)一步發(fā)展。